

# การวิเคราะห์การเบี่ยงเบนของผลตอบสนองความถี่ของวงจรกรองแอก ที่พอร์ซีบันไดแบบปลายคู่ที่เกิดจากซีโร่แฝง

## Analysis of Frequency response Deviation of Fully-Differential Ladder Active-RC Filters due to Parasitic Zeros

นิพนธ์ สีนินแท้ และ จิรยุทธ มัทธนกุล

บัณฑิตศึกษา สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร

140 ถ.เชื่อมสัมพันธ์ หนองจอก กรุงเทพฯ 10530

Email:srinintae@gmail.com, jirayut@mut.ac.th

Manuscript received March 15, 2018

Revised June 9, 2018

### บทคัดย่อ

บทความนี้นำเสนอสมการสำหรับการหาค่าซีโร่แฝงสองตัวแรกในวงจรกรองแอกที่พอร์ซีบันไดแบบปลายคู่ซีโร่ทั้งสองนี้ซึ่งเกิดขึ้นจากความไม่เป็นอุดมคติของออปแอมป์โดยเฉพาะอย่างยิ่งอัตราขยายที่จำกัดของออปแอมป์เป็นปัจจัยสำคัญที่ส่งผลกระทบต่อผลตอบสนองความถี่ของวงจรโดยทำให้การลดทอนของแถบหยุดของวงจรมีค่าน้อยลง ผลจากการจำลองการทำงานมีความสอดคล้องกับผลที่ได้จากสมการเป็นอย่างดี

**คำสำคัญ :** การวิเคราะห์การเบี่ยงเบนของผลตอบสนองความถี่, วงจรกรองแอกที่พอร์ซีบันไดสองด้าน

### ABSTRACT

*In this paper, equations for two parasitic zeros of fully-differential op amp-RC ladder filters are derived. These zeros, which were caused by op amp non-idealities especially finite gain, can have significant impact on frequency response of the filters by degrading their stop-band attenuation. Simulation results are in good agreements with the derived equations.*

**Keywords :** analysis of frequency response deviation, fully-differential active-RC filters


### 1. บทนำ

วงจรกรองสัญญาณต่อเนื่อง (continuous time filter) ที่ได้รับความนิยมมากที่สุดวงหนึ่งคือวงจรกรองแอกที่พอร์ซี (active RC filter) หรือวงจรกรองออปแอมป์อาร์ซี (op-amp RC filter) ซึ่งประกอบด้วยออปแอมป์ต่อรวมกับความต้านทานและตัวเก็บประจุ ซึ่งเรานิยมนำมาใช้ในวงจรรวมสัญญาณแอนะล็อก (analog integrated circuit) วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล (analog to digital converter) และวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อก (digital to analog converter) ปัจจุบันโครงสร้างของวงจรกรองสัญญาณต่อเนื่องที่เป็นมาตรฐานคือโครงสร้างแบบปลายคู่สองด้าน (fully differential) ซึ่งมีข้อได้เปรียบมากกว่าโครงสร้างแบบปลายเดี่ยวในหลายด้าน อาทิการทนต่อสัญญาณรบกวน พิสัยการสวิงและความเป็นเชิงเส้น [1] – [4]


เมื่อนำวงจรกรองความถี่ไปใช้งานปัจจัยสำคัญประการหนึ่งที่ต้องคำนึงถึงคือผลตอบสนองความถี่ (frequency response) ของวงจรมัน ในทางปฏิบัติเมื่อความถี่อินพุตเปลี่ยนแปลงจนถึงจุดตัดความถี่ (cut off frequency) อัตราขยายจะลดลงไปเรื่อย ๆ โดยมีความชันเท่ากับ  $-20n$  dB/dec โดย  $n$  คืออันดับของวงจรกรองของวงจรกรองความถี่ แต่เนื่องจากผลของซีโร่แฝง (parasitic zero) ของวงจรมันทำให้อัตราการตกของความถี่ไม่เป็นไปตามอัตราที่กล่าวไว้ข้างต้น โดยผลของ ซีโร่แฝงแต่ละตัวจะทำให้ขนาดของความชัน

ลดลงไป 20 dB/dec ดังแสดงในรูปที่ 1

ในบทความนี้จะนำเสนอการวิเคราะห์ค่าซีโรของวงจรรองแอกที่ฟาร์ซีปหลายคู่สองด้าน (fully differential active RC filter) โดยจะแสดงค่าซีโรดังกล่าวในรูปของฟังก์ชันของอัตราขยายทรานส์คอนดักแตนซ์ (transconductance gain) และเอาท์พุทคอนดักแตนซ์ (output conductance) ของออปแอมป์และค่าความต้านทานที่ใช้ในวงจร




รูปที่ 1 อัตราการตกของความถี่ (roll off) ของวงจรรองแอกอันดับสาม



รูปที่ 2 วงจรรองแอกที่ฟาร์ซีปหลายคู่สองด้าน

2. การวิเคราะห์ผลตอบสนองความถี่ของวงจรรองแอกที่ฟาร์ซีปแบบหลายคู่สองด้าน

เราจะเห็นได้ว่าวงจรรองแอกผลต่างสองด้านในรูปที่ 2 มีการไขว้สลับ (cross couple) สายสัญญาณฝั่ง (+) และฝั่ง (-) ซึ่งจะทำให้เกิดการสลับเครื่องหมายสัญญาณแรงดันผลต่างและกระแสผลต่างดังนี้



รูปที่ 3 การไขว้สลับสายสัญญาณภายในวงจรหลายคู่สองด้าน

จากรูปที่ 3 ถ้าเรานิยามแรงดันผลต่าง (DM voltage) และกระแสผลต่าง (DM current)

$$V_{1d} = V_1^{(+)} - V_1^{(-)}$$

$$V_{2d} = V_2^{(+)} - V_2^{(-)}$$

และ

$$I_{1d} = I_1^{(+)} - I_1^{(-)}$$

$$I_{2d} = I_2^{(+)} - I_2^{(-)}$$


เราจะพบว่า

$$V_{2d} = -V_{1d}$$

และ

$$I_{2d} = -I_{1d}$$

ดังนั้นสามารถแสดงวงจรรวมมูลสัญญาณผลต่าง (DM half circuit) ของวงจรรูปที่ 3 ได้ดังแสดงรูปที่ 4 โดยจะใช้กล่องที่มีเครื่องหมาย X อยู่ภายในเป็นสัญลักษณ์ทางวงจรในโหมดผลต่างของการไขว้สลับสายสัญญาณในวงจรผลต่างสองด้าน



รูปที่ 4 วงจรสมมูลสัญญาณผลต่างของการสลับไขว้สาย

รูปที่ 5 แสดงวงจรสมมูลครึ่งวงจรในโหมดผลต่างของวงจรกรองแอกทีฟอาร์ซีบีเอ็นไดโพลายคูล์ในรูปที่ 1 จากสมการ (A-16) ใน Appendix A เราพบว่าซีโรของวงจรดังกล่าวคือค่า  $s$  ในสมการ

$$as^2 + bs + c$$

โดย  $a = G_m C_1 C_3 s^2$

$$b = -(C_1 + C_2 + C_3)G_m^2$$

$$c = G_m^3$$


ถ้าให้  $z_1$  และ  $z_2$  คือซีโรของวงจรโดย  $z_2 \gg z_1$  เราสามารถแสดงสมการของ  $z_1$  และ  $z_2$  ได้ดังนี้ (ดังแสดงรายละเอียดใน Appendix B)

$$z_1 = \frac{G_m}{C_1 + C_2 + C_3} \tag{1}$$


และ

$$z_2 = \frac{(C_1 + C_2 + C_3)G_m}{C_1 C_3} \tag{2}$$

รูปที่ 6 แสดงการเปรียบเทียบผลจากการจำลองการทำงานกับผลที่ได้จากสมการที่ (1) และ (2) เราจะเห็นได้ว่าค่าของ  $z_1$  และ  $z_2$  ที่ได้จากสมการมีค่าใกล้เคียงกับผลที่ได้จากการจำลองการทำงานของวงจร



รูปที่ 5 วงจรสมมูลครึ่งวงจรในโหมดผลต่างของวงจรในรูปที่ 1



(a)


(b)

รูปที่ 6 (a) กราฟของสมการที่ (1) และ (2) เปรียบเทียบกับผลที่ได้จากการจำลองการทำงานวงจรในรูปที่ 5 เมื่อให้  $C_1 = C_3 = 12.7$  pF และ  $C_2 = 25.4$  pF โดย  $G_m$  มีค่าอยู่ระหว่าง 1 mA/V – 3 mA/V (b) ค่าเปอร์เซ็นต์ความผิดพลาดของกราฟในข้อ (a)

### 3. ผลการจำลองการทำงานและสรุป

หัวข้อนี้แสดงการจำลองการทำงานของวงจรเพื่อทดสอบความแม่นยำของสมการเทียบกับผลทางปฏิบัติ วงจรที่ใช้คือวงจรกรองแอมป์ที่พาสซีฟแบบปลายนคู่สองด้านอันดับสาม (รูปที่ 1) ที่มี  $R = 100$  k $\Omega$ ,  $C_1 = C_3 = 12.7$  pF และ  $C_2 = 25.4$  pF เพื่อให้ได้ผลตอบสนองแบบบัตเตอร์เวิร์ธ (Butterworth) ที่มีแถบผ่าน (bandwidth) เท่ากับ 100 kHz โดยออปแอมป์ของวงจรที่ใช้ในการจำลองการทำงานเป็นออปแอมป์คาสโคดแบบพับ (folded cascode) ดังแสดงในรูปที่ 7 ทั้งนี้ออปแอมป์ทุกตัวในวงจรจะถูกต้องเข้ากับโครงข่ายป้อนกลับโหมดผลรวม (common-mode feedback : CMFB) เพื่อลดอัตราขยายโหมดผลรวมของวงจรซึ่งทำ

หน้าที่เสมือนเป็นตัวต้านทานลดทอน (damping resistance) สำหรับสัญญาณในโหมดผลรวมแต่จะไม่ส่งผลต่อสัญญาณในโหมดผลต่าง [5] โดยค่าพารามิเตอร์การออกแบบของออปแอมป์แสดงดังตารางที่ 1




รูปที่ 7 โครงสร้างออปแอมป์แบบคาสโคดพับ

ตารางที่ 1 ค่าพารามิเตอร์ในการออกแบบออปแอมป์

Parameters	Values
Supply	1.5V
Bias Current	300 $\mu$ A
(W/L) <sub>1,2</sub>	120 $\mu$ m/0.6 $\mu$ m
(W/L) <sub>3,4</sub>	70 $\mu$ m/0.8 $\mu$ m
(W/L) <sub>5,6</sub>	55 $\mu$ m/0.4 $\mu$ m
(W/L) <sub>7,8,9,10</sub>	40 $\mu$ m / 1.2 $\mu$ m
(W/L) <sub>11</sub>	150 $\mu$ m/0.6 $\mu$ m

จากผลการจำลองการทำงานเราได้ค่าของ  $G_m$  ของออปแอมป์เท่ากับ 2.467 mA/V เมื่อแทนค่า  $G_m$  และค่าตัวเก็บประจุลงในสมการที่ (1) และ (2) จะได้  $z_1 = 7.73$  MHz และ  $z_2 = 123.7$  MHz ตามลำดับ

จากกราฟรูปที่ 8 เราพบว่ากราฟผลตอบสนองความถี่จะมีความชันประมาณ -60 dB/dec ในช่วงแรกของแถบหยุดแต่ความชันจะลดลงเป็นประมาณ -40 dB/dec และ -20 dB/dec ที่ความถี่ใกล้เคียงกับค่าซีโร  $z_1$  และ  $z_2$  ที่คำนวณได้ข้างต้น



รูปที่ 8 ผลตอบสนองความถี่ของวงจรกรองแอมป์ที่ฟอรัซซีที่ได้จากการจำลองการทำงาน

### เอกสารอ้างอิง

- [1] D. Johns, K. W. Martin , “Analog integrated circuit design” University of Michigan, 1997
- [2] PHILLIP E. ALLEN AND D. R. HOLBERG, “CMOS ANALOG CIRCUIT DESIGN” , OUP USA, 2012
- [3] B. Razavi, “Design of Analog CMOS Integrated Circuit” Los Angeles: University of California, 2001.
- [4] Y. P. Tsvividis, “Integrated Continuous-time filter design - An overview,” *IEEE J. Solid-State Circuits*, vol. 29, no. 3, pp.166-176, March 1994.
- [5] C. Upathamkuekool and J. Mahattanakul, “Stability Analysis of Fully-Differential Active-RC Filters with Common-mode Feedback Network” *Engineering transactions*, volume 13, no. 36, 2014

### Appendix A

จากวงจรในรูปที่ 5 เมื่อทำการวิเคราะห์ KCL ที่โหนด 1 2 3 B และ C โดยใช้คุณลักษณะความสัมพันธ์ของกระแสและแรงดันของวงจรในจุดที่มีการไขว้สายตามรูปที่ 4 เราจะได้

$$(G + sC_1)(V_A - V_1) = G_m V_A + G_o V_1 + G(V_1 + V_B) \quad (A-1)$$

$$G_m V_B + G_o V_2 + G(V_2 + V_C) = sC_2(V_B - V_2) + G(V_A - V_2) \quad (A-2)$$

$$G_m V_C = (G + sC_3)V_C + (G V_B - V_o) + G_o V_o \quad (A-3)$$

$$G(V_B + V_1) + sC_2(V_B - V_2) + (G V_B - V_o) = 0 \quad (A-4)$$

$$(G + sC_3)(V_C - V_o) + G(V_2 + V_C) = 0 \quad (A-5)$$

ตามลำดับ

จากนิยามซีโรคือค่าความถี่เชิงซ้อนที่ทำให้ฟังก์ชันโอนย้าย  $H(s) = V_o(s)/V_i(s)$  มีค่าเท่ากับศูนย์ถ้าหากเราแทน  $V_o = 0$  ลงในสมการ KCL ข้างต้นเราจะได้

$$G_m V_C = (G + sC_3)V_C + G V_B \quad (A-6)$$

$$G(V_B + V_1) + sC_2(V_B - V_2) + G V_B = 0 \quad (A-7)$$

$$(G + sC_3)V_C + G(V_2 + V_C) = 0 \quad (A-8)$$

ตามลำดับ เมื่อจัดรูปสมการ (A-2),(A-6)-(A-8) จะได้

$$G V_A = (G_m - sC_2)V_B + G V_C + (2G + G_o + sC_2)V_2 \quad (A-9)$$

$$V_B = \left( \frac{G + sC_3 - G_m}{2G + sC_3} \right) V_2 \quad (A-10)$$

$$G V_1 = -(2G + sC_2)V_B + sC_2 V_2 \quad (A-11)$$

$$V_C = \frac{-G V_2}{2G + sC_3} \quad (A-12)$$

ตามลำดับ

แทนสมการ (A-10) และ (A-12) ลงในสมการ (A-9) และจัดรูปสมการจะได้

$$V_A = \frac{(G_m - sC_2)(G + sC_3) - G^2 + (2G + G_o + sC_2)(2G + sC_3)}{G(2G + sC_3)} V_2 \quad (A-13)$$

แทนสมการ (A-10) ลงในสมการ (A-11) และจัดรูปสมการจะได้

$$V_1 = \left[ \frac{-(2G + sC_2)(G + sC_3 - G_m) + sC_2(2G + sC_3)}{G(2G + sC_3)} \right] V_2 \quad (A-14)$$

ซึ่งเมื่อแทนสมการที่ (A-10) (A-13) และ (A-14) ลงในสมการ (A-1) เราจะได้

$$(a)Gm + (b)G^2s + (c)G_m^2s + d + (e)GG_m s + (f)GG_o s + (g)G_m G_o s + (h)C_1 C_3 s^2 = 0 \quad (A-15)$$

โดยที่

$$a = G_m^2 - 7G^2$$

$$b = 4(C_1 - C_2)$$

$$c = -(C_1 + C_2 + C_3)$$

$$\begin{aligned}
 d &= -4GG_mG_o \\
 e &= -(2C_1 + 4C_2 + 2C_3) \\
 f &= 2C_1 - 2C_2 - 2C_3 \\
 g &= -(C_2 + C_3) \\
 h &= 4G + G_m + G_o
 \end{aligned}$$

จากการประมาณสมการ (A-16) ภายใต้เงื่อนไข  $G_m$  มีค่ามากกว่า  $G_o$  และ  $1/R$  มาก และจัดรูปสมการเราจะได้

$$G_m C_1 C_3 s^2 - (C_1 + C_2 + C_3) G_m^2 s + G_m^3 = 0 \quad (\text{A-16})$$

### Appendix B

ถ้ากำหนดให้  $z_1$  และ  $z_2$  คือรากของพหุนาม  $as^2 + bs + c$  เราจะได้

$$as^2 + bs + c = a(s - z_1)(s - z_2) \quad (\text{B-1})$$

เราสามารถแสดงได้ว่า

$$s^2 + \frac{b}{a}s + \frac{c}{a} = s^2 - (z_1 + z_2)s + z_1 z_2 \quad (\text{B-2})$$

หากเราประมาณสมการ (B-2) ภายใต้เงื่อนไข  $z_2$  มีค่ามากกว่า  $z_1$  มากๆ เราจะได้

$$s^2 + \frac{b}{a}s + \frac{c}{a} = s^2 - sz_2 + z_1 z_2 \quad (\text{B-3})$$

จากสมการ (B-3) เราจะได้ว่า

$$z_1 z_2 = \frac{c}{a} \quad (\text{B-4})$$

และ

$$z_2 = -\frac{b}{a} \quad (\text{B-5})$$

เมื่อแทนสมการ (B-5) ลงในสมการ (B-4) เราจะได้

$$z_1 = -\frac{c}{b} \quad (\text{B-6})$$



**นิพนธ์ สีนิตแท้** สำเร็จการศึกษาหลักสูตรวิทยาศาสตรบัณฑิต สาขาเทคโนโลยีอิเล็กทรอนิกส์ มหาวิทยาลัยราชภัฏบุรีรัมย์ ในปี พ.ศ. 2557 ปัจจุบันกำลังศึกษาระดับปริญญาโท สาขาวิศวกรรมไฟฟ้า แขนงอิเล็กทรอนิกส์ มหาวิทยาลัยเทคโนโลยีมหานคร งานวิจัยเน้นด้านการวิเคราะห์

วงจรและการออกแบบวงจรแอนะล็อก



**ศ.ดร.จिरยุทธ มัทธนกุล** สำเร็จการศึกษาระดับปริญญาตรี สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์ จากสถาบันเทคโนโลยีพระจอมเกล้าคุณทหารลาดกระบัง ในปี พ.ศ. 2532 ระดับปริญญาโท สาขาวิชาวิศวกรรมไมโครอิเล็กทรอนิกส์ จาก Florida Institute of technology ในปี 2534 และระดับปริญญาเอก สาขาวิชาวิศวกรรมไฟฟ้าจาก Imperial College London ในปี 2540 ปัจจุบันดำรงตำแหน่งรอง

อธิการบดีฝ่ายวิชาการ มหาวิทยาลัยเทคโนโลยีมหานคร มีความสนใจทางด้านการออกแบบวงจรรวม (Integrated Circuit Design)