

การศึกษาการแปลงสัญญาณเสียงดิจิตอลเป็นแอนะล็อกในทางปฏิบัติ

Practical study of digital-to-analog audio conversion

พัลลภ พันธุ์ปรีชาวัฒน์

สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์ สถาบันนวัตกรรมมหานคร

คณะวิศวกรรมศาสตร์และเทคโนโลยี มหาวิทยาลัยเทคโนโลยีมหานคร

140 ถนนเชื่อมสัมพันธ์ แขวงกระทุ่มราย เขตหนองจอก กรุงเทพฯ 10530

E-mail: panlop@mut.ac.th

Manuscript received June 8, 2022

Revised June 22, 2022

บทคัดย่อ

บทความนี้นำเสนอการศึกษาการแปลงสัญญาณเสียงดิจิตอลเป็นแอนะล็อกในทางปฏิบัติโดยทำการพัฒนาชุดการเรียนรู้กระบวนการประมวลสัญญาณทางด้านดิจิตอลออดิโอ โดยชุดทดลองนี้สามารถแสดงให้เห็นถึงการประมวลสัญญาณทางด้านดิจิตอลออดิโอได้หลากหลายสถานการณ์ และสามารถออกแบบสร้างขึ้นได้ไม่ยาก ซึ่งจะทำให้ผู้เรียนสามารถทำความเข้าใจในระบบและวงจรตลอดจนสามารถนำไปเป็นพื้นฐานสร้างเป็นผลิตภัณฑ์ด้านดิจิตอลออดิโออื่น ๆ ได้อีกด้วย

คำสำคัญ: DAC, SPDIF, Audio serial data

ABSTRACT

This paper presents a practical study of digital-to-analog audio conversion by developing a digital audio signal processing learning kit (DALK) which can demonstrate the digital audio signal processing in a variety of situations. And this learning kit can be easily designed and built. This leads students to understand systems and circuits. This circuit is able to use as a basis circuit for building other digital audio products as well.

Keywords: DAC, SPDIF, Audio serial data

1. บทนำ

ในปัจจุบันเครื่องมือที่ใช้สำหรับการพัฒนาการเรียนการสอนด้านดิจิตอลออดิโอทั้งทางทฤษฎีและปฏิบัติยังมีไม่มากนัก ผู้เขียนจึงได้ทำการออกแบบชุดพัฒนาเพื่อการเรียนรู้ในเรื่องของการประมวลสัญญาณทางด้านดิจิตอลออดิโอขึ้น ทั้งนี้เพื่อเป็นอีกหนึ่งทางเลือกสำหรับผู้ที่ต้องการศึกษาหาความรู้ด้านดังกล่าว โดยผู้ใช้งานสามารถเรียนรู้และสามารถนำไปออกแบบพัฒนาเป็นอุปกรณ์ที่ใช้งานได้จริงในเชิงพาณิชย์ เช่น ขาวด์การ์ด ขาวด์ดีพูเอ เป็นต้น

2. ที่มาและแรงจูงใจของปัญหา

เทคโนโลยีการแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อกนี้ ได้มีการพัฒนากันมาเป็นระดับตั้งแต่ วงจรที่สร้างจากความรู้พื้นฐานทางอิเล็กทรอนิกส์ จนมาถึงวิธีการทางคณิตศาสตร์ผ่านทางทฤษฎีทางประมวลสัญญาณทางดิจิตอล(Digital Signal Processing) อันมีผลทำให้คุณภาพของตัวแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อก (DAC) สูงขึ้นมาก ยกตัวอย่างเช่น ในปี 1996 สามารถทำชิป DAC ให้มี ไดนามิกเรนจ์ ได้ไม่เกิน 90 dB เท่านั้น แต่ปัจจุบันมี DAC ที่สามารถทำไดนามิกเรนจ์ได้เกิน 120 dB ไปแล้ว ทำให้น่าจะมา

¹ ไดนามิกเรนจ์ คือ ระดับความแตกต่างของเสียงที่เบาที่สุดกับเสียงที่ดังที่สุดในทางอุดมคติมีค่าเป็นอนันต์ ดังนั้นจึงมีค่ามาอย่างดี ไดนามิกเรนจ์นั้นคิดหน่วยเป็น dB ยกตัวอย่างเช่น 90dB มีระดับความแตกต่างของเสียง 31,622.7

ศึกษาความเป็นมาเป็นไปของการเปลี่ยนแปลงนี้ เพื่อให้เข้าใจ สิ่งที่อยู่เบื้องหลังของเสียงทางดิจิทัลที่จะได้ต่อไป



การเรียนรู้เพื่อเข้าถึงการสร้างสรรค์ผลิตภัณฑ์จำเป็นต้องมีเครื่องมือเพื่อความสะดวกและรวดเร็วในการวิเคราะห์วิจัยและพัฒนาจากประสบการณ์ที่ได้ทำการวิจัยในด้านระบบอดิโออิเล็กทรอนิกส์ ทำให้รู้ว่าในระบบเสียงดิจิทัล คุณภาพของเสียงที่ได้ยินนั้นจะขึ้นอยู่กับภาคดีทูเอและภาคแอนาล็อกเป็นหลัก จึงได้มีแนวความคิดที่จะออกแบบชุดพัฒนาการเรียนรู้ดิจิทัลอดิโออย่างง่ายขึ้น โดยที่ชุดพัฒนานี้มีส่วนประกอบด้วยกัน 2 ส่วนหลักคือ บอร์ด ดีโค้ดเดอร์ และบอร์ดดีทูเอภาคแอนาล็อกออกจากกัน โดยเมื่อต้องการพัฒนาไอซีดีทูเอใหม่ก็ทำการออกแบบเฉพาะบอร์ดดีทูเอภาคแอนาล็อกเพียงอย่างเดียวไม่ต้องทำ บอร์ด ดีโค้ดเดอร์ใหม่ ทำให้การพัฒนามีความรวดเร็วมากยิ่งขึ้น

3. งานและทฤษฎีที่เกี่ยวข้อง

3.1 วงจรแปลงดิจิทัลเป็นแอนาล็อก (D/A Converter Circuits: DAC)


วงจร DAC เป็นวงจรที่ใช้ในการแปลงข้อมูลดิจิทัลที่อยู่ในรูปแบบไบนารีซึ่งเป็นสัญญาณอินพุตให้เป็นสัญญาณแอนาล็อกที่เป็นสัญญาณเอาต์พุตในรูปของแรงดันหรือกระแส โดยมีสัญลักษณ์และกราฟความสัมพันธ์ระหว่างอินพุตและเอาต์พุตดังแสดงในรูปที่ 1 [1]

จากรูปที่ 1(ก) จะเห็นได้ว่าอินพุตที่เข้ามาในวงจร DAC มีจำนวน N บิต ($b_1, b_2, \dots, b_N$) ซึ่งจะถูกนำมารวมกับแรงดันอ้างอิง (reference voltage) V_{REF} เพื่อใช้ในการกำหนดค่าเอาต์พุตของ DAC



รูปที่ 1 (ก) สัญลักษณ์ (ข) ความสัมพันธ์ของอินพุตและเอาต์พุตในรูปแรงดัน

3.2 วงจร DAC แบบ Binary-weighted resistors (หรือ Current-scaling)



รูปที่ 2 วงจร DAC แบบ Binary-weighted resistors

ระดับ 100dB มีระดับความแตกต่างของเสียง 100,000 และ ระดับ 120dB และมีระดับความแตกต่างของเสียง 1,000,000 ระดับ

พิจารณาวงจรในรูปที่ 2 วงจรประกอบไปด้วยแรงดันอ้างอิง ตัวต้านทาน สวิตช์ และออปแอมป์

เมื่อทำการวิเคราะห์วงจรเพื่อหากระแส i_O จะได้สมการดังนี้

$$\begin{aligned} i_O &= \frac{V_{REF}}{R} b_1 + \frac{V_{REF}}{2R} b_2 + \dots + \frac{V_{REF}}{2^{N-1}R} b_N \\ &= \frac{2V_{REF}}{R} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_N}{2^N} \right) \end{aligned} \quad (1)$$

ดังนั้นจะได้

$$v_O = -i_O R_f = -V_{REF} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_N}{2^N} \right) \quad (2)$$


จากสมการที่ (1) ถ้าพิจารณาจากวงจรนี้จะเห็นว่าถ้าต้องการแปลงอินพุตที่มีจำนวนบิตมาก ($N > 4$) ตัวต้านทานค่าต่ำสุดและสูงสุดที่ใช้ในวงจรจะมีค่าแตกต่างกันอย่างมาก (ยกตัวอย่างเช่น วงจร DAC ขนาด 12 บิต จะมีอัตราส่วนของความต้านทานจาก 4096 ถึง 1) ซึ่งเป็นการยากที่จะสร้างตัวต้านทานที่มีค่าเป็นอัตราส่วนกันให้มีความเที่ยงตรงตามที่ต้องการได้ อีกทั้งจะเห็นได้ว่ากระแสที่ถูกดึงออกจากแหล่งจ่ายแรงดันอ้างอิงนั้นจะมีค่าเปลี่ยนแปลงตามค่าอินพุตของวงจร ซึ่งกระแสที่เปลี่ยนแปลงนี้จะส่งผลให้เกิดการเปลี่ยนแปลงของแรงดันที่ป้อนคร่อมความต้านทานของแหล่งจ่ายแรงดันอ้างอิงยังผลทำให้เกิดความผิดพลาดในการแปลงข้อมูลขึ้นได้

3.3 วงจร DAC แบบ R-2R Ladders

วงจรในรูปที่ 3 เป็นวงจร DAC แบบ R-2R Ladders เมื่อทำการวิเคราะห์วงจรจะได้ว่า

จากวงจรจะเห็นว่าตัวต้านทานที่ใช้ในวงจรจะมีเพียงแค่ 2 ค่าและมีค่าที่แตกต่างกันเพียงเล็กน้อยเท่านั้นจึงสามารถแก้ไขปัญหในการสร้างตัวต้านทานให้มีความเที่ยงตรงได้ไม่ยาก อย่างไรก็ตาม กระแสที่ถูกดึงออกจากแหล่งจ่ายแรงดันอ้างอิงนั้นก็ยังคงมีค่าเปลี่ยนแปลงตามค่าอินพุตของวงจรรอยู่ ดังนั้นเพื่อที่จะแก้ไขปัญหาดังกล่าวให้หมดไปสามารถทำได้โดยการปรับปรุงวงจรให้เป็นดังรูปที่

4



รูปที่ 3 วงจร DAC แบบ R-2R Ladders


$$I_1 = 2I_2 = 4I_3 = \dots = 2^{N-1} I_N \quad (3)$$

ซึ่งจะได้

$$i_O = \frac{V_{REF}}{R} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_N}{2^N} \right) \quad (4)$$

และ

$$v_O = -i_O R_f = -V_{REF} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_N}{2^N} \right) \quad (5)$$




รูปที่ 4 วงจร DAC แบบ Bipolar R-2R Ladders

$$I_1 = I_{REF}$$

ซึ่งจะเห็นได้ว่ากระแสที่ไหลออกจากแหล่งจ่ายแรงดันอ้างอิงนั้นจะถูกกำหนดด้วยตัวต้านทาน R_{REF} และจะไม่ขึ้นกับการเปลี่ยนแปลงของค่าอินพุตอีกด้วย

ในปัจจุบันมี IC สำเร็จรูปที่เป็นวงจร DAC แบบ R-2R Ladders ให้เลือกใช้งานอยู่ได้แก่ ไอซี PCM56 ของ Burr-Brown ปัจจุบันเป็นของ Texas Instruments (Ti) เป็นต้น รูปที่ 5 รายละเอียดบล็อกไดอะแกรมของไอซี PCM56 โดย บล็อก 16-Bit Iout DAC คือชุด R-2R Ladders ที่มีความเที่ยงตรงสูง



รูปที่ 5 รายละเอียดบล็อกไดอะแกรมของไอซี PCM56 [2]

3.4 ชิกม่า-เดลตามอดูเลชัน Sigma Delta D/A Converter

ชิกม่า-เดลตามอดูเลชัน (SDM) นั้น เป็น กรรมวิธีที่ได้ทำการแปลงสัญญาณแอนะล็อกเป็นดิจิตอลและแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อกโดยใช้กระบวนการประมวลสัญญาณทางดิจิตอล (Digital Signal Processing) มาเป็นเครื่องมือในการทำแทนที่จะใช้ทฤษฎีทางวงจรอิเล็กทรอนิกส์ซึ่งมีค่าผิดพลาดที่ขึ้นอยู่กับค่าความเที่ยงตรงของอุปกรณ์เช่นค่าความต้านทานต่างๆในวงจร Current-scaling และ R-2R Ladders เป็นต้น


พื้นฐานของการแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อกแบบชิกม่า-เดลตามอดูเลชัน (SDM)แสดงดังรูปที่ 6 ก โดยจะรับสัญญาณดิจิตอลแบบหลายบิต (multibit) ที่มีความถี่สุ่มเท่ากับ FS เข้ามาทำการ อินเตอร์โพลชัน(Interpolation) ด้วยตัวกรองอินเตอร์โพลชันหรือโอเวอร์แซมปลิง(Oversampling) เพื่อเพิ่มความถี่สุ่มของสัญญาณดิจิตอลที่เข้ามา ด้วยตัวคูณเท่ากับ M (โดยการทำ

อินเตอร์โพลชัน นั้น จะทำให้เกิดประโยชน์อย่างมากใน การทำ น้อยส์เชปปีง (Noise Shaping) ในส่วนของการแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อกแบบ 1 บิต และการออกแบบวงจรกรองสัญญาณแอนะล็อกที่ไม่ต้องใช้วงจรกรองต่ำที่มีอันดับที่สูงมากนัก) จากนั้นป้อนเข้าสู่ บล็อกชิกม่า - เดลตามอดูเลชันที่ประกอบด้วยตัวสร้างสัญญาณแตกต่าง ตัวอินทิเกรเตอร์ (Integrator) และสัญญาณที่ถูกควอนไทซ์ดังรูปที่ 6(ข) ทำหน้าที่แปลงสัญญาณที่เข้ามาให้อยู่ในรูปของ 1 บิตความถี่สุ่มเท่ากับ $M \cdot F_S$ จากนั้นก็ป้อนเข้าสู่วงจร แปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะล็อกแบบ 1 บิตและทำน้อยส์เชปปีงเพื่อลดสัญญาณรบกวนควอนไทซ์ในย่านความถี่เสียงและส่งให้วงจรกรองความถี่ต่ำเพื่อให้ได้สัญญาณแอนะล็อกที่สมบูรณ์ต่อไป


*ความแตกต่างระหว่าง DAC แบบ หลายบิต กับ DAC แบบ 1 บิต

โดย DAC แบบ หลายบิตจะทำการแปลงโดยนำข้อมูลจำนวนหนึ่งชุดข้อมูล ยกตัวอย่างเช่น 16 บิตต่อหนึ่งข้อมูล มาถ่วงน้ำหนักเป็นปริมาณ ๆ หนึ่งโดยตรง ซึ่งจะทำให้ได้ความละเอียดของปริมาณตามจำนวนบิต เช่น 16 บิต ก็จะมีค่าความละเอียด 2^{16} แต่จากทฤษฎีและการสร้างวงจรการแปลงแบบหลายบิตที่กล่าวมาข้างต้นจะเห็นว่าความแม่นยำในการแปลงขึ้นอยู่กับวงจรและความเที่ยงตรงของค่าอุปกรณ์ในวงจรอย่างมาก (ค่าความต้านทาน การไบอัสวงจร แหล่งจ่ายกระแส) รวมทั้งการพัฒนาต่อไปจะเป็นการพัฒนาให้มีจำนวนบิตที่เพิ่มมากยิ่งขึ้นก็จะทำให้ต้องเพิ่มจำนวนอุปกรณ์ตามจำนวนบิตที่เพิ่มขึ้นด้วย

DAC แบบ 1 บิตจะทำการแปลงโดยนำข้อมูลจำนวนหนึ่งชุดข้อมูล ยกตัวอย่างเช่น 16 บิตต่อหนึ่งข้อมูล มาทำการแปลงให้เป็นปริมาณ ๆ หนึ่งโดยวิธีทางคณิตศาสตร์ที่มีลักษณะเป็นพัลส์ขนาดคง ± 1 และมีความกว้างของพัลส์แปรตามปริมาณของสัญญาณเอาต์พุตที่ได้ เช่นพัลส์ 1 ลูกมีความกว้างมากเมื่อทำการหาพื้นที่ใต้กราฟ(อินทิเกรต)ของพัลส์นั้นจะได้ปริมาณมาหนึ่ง ค่า พัลส์ 1 ลูกมีความกว้างน้อยเมื่อทำการหาพื้นที่ใต้กราฟ(อินทิเกรต)ของพัลส์นั้นก็จะได้ปริมาณออกมาอีกหนึ่ง ค่า การหาปริมาณจากความกว้างของสัญญาณพัลส์ 1 ลูก ก็เหมือนการแปลงสัญญาณจากสัญญาณพัลส์ขนาด 1 บิตนั่นเอง*




รูปที่ 6 (ก) บล็อกแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกแบบ ซิกม่า-เดลต้า




รูปที่ 6 (ข) บล็อกไดอะแกรมซิกม่า - เดลต้ามอดูเลชัน

นอกจากนี้ข้อดีของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกที่ใช้ โครงสร้างแบบซิกม่า - เดลต้ามอดูเลชันยังสามารถพัฒนาให้ดีขึ้น ได้อย่างสะดวกโดยวิธีทางคณิตศาสตร์ หรือทาง DSP นั่นก็คือการเพิ่ม อันดับของนอยส์เชปปีงและอันดับของการควอนไทซ์ขึ้นเท่านั้น




รูปที่ 7 (ก) บล็อกไดอะแกรม 4 อันดับนอยส์เชปปีง 8ระดับ ซิกม่า - เดลต้ามอดูเลชัน




รูปที่ 7 (ข) สเปกตรัมของสัญญาณรบกวนควอนไทซ์

รูปที่ 7 (ก) โครงสร้างบล็อกไดอะแกรม 4 อันดับนอยส์เชปปีง 8 ระดับ ซิกม่า - เดลต้ามอดูเลชันที่ใช้อยู่ในไอซี ส่วนใหญ่ของ เบอร์รบริวาร์น รูปที่ 7 (ข) เป็นสเปกตรัมของสัญญาณรบกวนควอนไทซ์ของ วงจรที่ใช้ 4 อันดับนอยส์เชปปีง 8 ระดับซิกม่า-เดลต้ามอดูเลชัน ซึ่ง แสดงให้เห็นว่าสามารถลดสัญญาณรบกวนควอนไทซ์ลงได้มากกว่า - 120 dB ที่ความถี่ต่ำ และมากกว่า -60 dB ที่ความถี่สูง รูปที่ 8 และ 9 เปรียบเทียบรายละเอียดบล็อกไดอะแกรมของไอซี PCM1744 ของ เบอร์รบริวาร์น กับ ไอซี CS4340 ของ CirrusLogic ที่มี โครงสร้างแบบซิกม่า-เดลต้าเหมือนกัน



รูปที่ 8 รายละเอียดบล็อกไดอะแกรมของไอซี PCM1744 ของ เบอร์รบริวาร์น [3]




รูปที่ 9 รายละเอียดบล็อกไดอะแกรมของไอซี CS4340 ของ CirrusLogic [4]

การออกแบบชุดพัฒนาดิจิทัลลอจิก ประกอบด้วย 2 ส่วน คือ บอร์ด ดีคิเตอร์ และบอร์ดดีทีเอที่เชื่อมต่อกับบอร์ดวงจรกรองแอนาล็อก จึงทำการเลือกใช้วงจรที่สร้างจากไอซี CS8416 กับ CS4340 ซึ่งถือเป็นการเริ่มต้นการศึกษาวงจรดีทีเอที่ไม่ยากเกินไปนักเนื่องจากเป็นไอซีทั้งสองตัวนี้จากบริษัทเดียวกันอีกทั้งวงจรที่ประกอบร่วมกัน ไอซีดีทีเอก็มีโครงสร้างไม่ซับซ้อนนัก ส่วน วงจรฟิลเตอร์และวงจรกรองแอนาล็อกก็เป็นวงจรแถบความถี่ผ่านและบัพเฟอร์แรงดันที่มีใช้กันโดยทั่วไป

4. รายละเอียดการพัฒนา


4.1 ภาพรวมของระบบ

หลักการทำงานของ ชุดพัฒนา Digital Audio signal processing learning kit (DALK) ที่นำเสนอในบทความนี้จะทำงานโดยการรับสัญญาณดิจิทัลที่อยู่ในรูปแบบของ Sony, Philips Digital Interface (SPDIF) [6] จากเครื่องเล่น CD หรือ DVD ที่มีความถี่ตั้งแต่ 44.1 kHz ถึง 192kHz. ดังรูปที่ 10 เข้ามาถอดรหัสโดยใช้ไอซีเบอร์ CS8416 ทำการถอดรหัสแล้วส่งสัญญาณไปยังวงจรแปลงสัญญาณดิจิทัลเป็นแอนาล็อก (Digital to Analog Converter, DAC) ขนาด 16-24 บิต แล้วผ่านวงจรกรองความถี่ต่ำผ่าน (Active Analog Filter Low Pass) จากนั้นส่งไปยังวงจรไลน์สเตจ (Line Stage) แล้วทำการส่งออกภาคเอาต์พุตเพื่อทำการขยายต่อไป




รูปที่ 10 การต่อใช้งานชุดพัฒนา DALK

สัญญาณ SPDIF [6] ที่ออกมาจากเครื่องเล่น CD หรือ DVD นั้นจะประกอบไปด้วยข้อมูลเสียงดิจิทัล การเข้ารหัสสัญญาณซ้ายขวา สัญญาณนาฬิกา บิตควบคุม บิตการแก้ไข ข้อผิดพลาด ซึ่งโครงสร้างข้อมูลทั้งหมดนี้จะถูกรวมกันมาในสายเส้นเดียวกัน ดังนั้นชุดพัฒนา DALK จึงจำเป็นต้องทำการถอดรหัสข้อมูลหรือทำการแยกข้อมูลทางเสียงออกมาก่อน ซึ่งในชุดพัฒนานี้ จะใช้ไอซีที่เรียกว่า Digital Audio Interface Receiver เป็นไอซีที่ถูกใช้อย่างแพร่หลายมานานของบริษัท Crystal ตระกูล CS84xx เช่น CS8412 (16bit/48kHz), CS8414 (24bit/96kHz), CS8415 (24bit/96kHz), CS8416 (24bit/192kHz.) โดยค่าในวงเล็บคือค่าความละเอียดเป็นบิตและความถี่สุ่ม ที่ไอซีสามารถถอดรหัสออกมาเป็นสัญญาณการเชื่อมต่อ 4 สัญญาณด้วยกันและเรียกรูปแบบของสัญญาณนี้ว่า การเชื่อมต่อสัญญาณเสียงดิจิทัลแบบอนุกรม (Audio Serial Data Interface) [6] ดังรูปที่ 11 จากนั้นชุดพัฒนานี้จะส่งสัญญาณนี้ต่อไปยังภาคดีทีเอทำการแปลงสัญญาณดิจิทัลเป็นแอนาล็อกแล้วจึงส่งไปยังภาคแอนาล็อกที่ประกอบด้วย 1) วงจรกรองความถี่ต่ำผ่าน (Active Analog Filter Low Pass) ที่ทำหน้าที่กำจัด ความถี่แอมพลิฟิเคชัน (Fs) และความถี่ที่สูงกว่าความถี่ออดิโอที่ไม่ต้องการออกไป 2) วงจรบัพเฟอร์สัญญาณตามลำดับ แล้วจึงทำการส่งออกทางเอาต์พุตของชุดพัฒนาเพื่อทำการขยายต่อไป



รูปที่ 11 บล็อกไดอะแกรมของเครื่องดีทีเอ [7]

4.2 การออกแบบวงจรดีโค้ดเดอร์โดยใช้ไอซี CS8416



รูปที่ 12 แสดงรูปแบบการต่อบอร์ดวงจร CS8416 ในฮาร์ดแวร์โหมด

จากรูปที่ 12 เป็นรูปวงจรของบอร์ดดีไคเตอร์ CS416 ในรูปแบบ Hardware Mode [8] โดยสามารถอธิบายการใช้งานวงจร CS416 โดยย่อได้คือ

การรับสัญญาณจากอินพุต ที่จะเข้ามาทำการถอดรหัสนั้นบอร์ด ดีโคเดอร์ CS8416 จะมีขาสำหรับรับสัญญาณดิจิทัลจากเครื่อง เล่น CD/DVD ที่เป็นสัญญาณในรูปแบบ S/PDIF เข้ามาทำการ ถอดรหัสได้ 4 ช่องสัญญาณ ได้แก่ขา RXP0 ถึง RXP3 โดยมีขา RXN เป็นกราวด์สำหรับสัญญาณอินพุตที่รับเข้ามาผ่านสายโคแอกเซียล 75 Ω ขั้วต่อเป็นแบบ RCA Phono ซึ่งที่ขารับสัญญาณอินพุตนี้จะมี ตัวเก็บประจุ CC1 และ CC2 ขนาด 10nF ต่ออยู่เพื่อป้องกันไฟ กระแสตรงจากจาวจรอื่นเข้ามาในตัวไอซี โดยภายในตัวไอซีนี้จะมี เฟสล็อกคัลปต์อรั่วมกับวงจรลูปฟิลเตอร์ภายนอกที่ขา FILT กับ AGND เพื่อล็อกสัญญาณอินพุต (S/PDIF) ที่เข้ามาและรักษาระดับให้ คงที่ โดยการรับสัญญาณอินพุตนี้สามารถเลือกได้ว่าการให้ สัญญาณที่อินพุตขาใดเข้ามาทำการถอดรหัสสัญญาณเป็น สัญญาณ Audio Serial Data แล้วบัฟเฟอร์ด้วย 74HC04 และส่งออกไปที่คอน เนกเตอร์ 2 เพื่อส่งต่อไปที่บอร์ด CS4340 ต่อไป และสามารถเลือก ส่งสัญญาณอินพุตที่ป้อนเข้ามาให้ส่งออกทางขา TX ได้ ในการเลือก รับสัญญาณทางอินพุต โหมดการทำงาน การส่งสัญญาณ Audio Serial Data และการตรวจสอบความผิดพลาดสามารถเซตค่าได้จาก การเลือก (ดิฟสวิตช์1 DIF-SW1) และ ดิฟสวิตช์2 DIF-SW2) จาก

วงจรรูป 4 โดยถ้าเลือกสวิตช์ใดให้ต่อกับแหล่งจ่ายไฟ +5V (VL)
Pull up จะให้ค่าเป็น “1” และถ้าเลือกสวิตช์ใดให้ต่อกับกราวด์
Pull down จะให้ค่าเป็น “0” ดังนั้นในการใช้งานขาอินพุตนี้จะต้อง
เลือกสวิตช์ให้มีค่าตรงตามตารางที่ 1 และ 2

ตารางที่ 1 การกำหนดเอาต์พุตของไอซี CS8416 ให้ทำงานในลักษณะต่าง ๆ ในฮาร์ดแวร์ใหม่


Pin Name	Pull Down	Pull Up
SDOUT	Hardware Mode	Software Mode
RCBL	Serial Port Slave Mode	Serial Port Master Mode
AUDIO	Serial Port Select 1 (SFSEL1) = 0	Serial Port Select 1 (SFSEL1) = 1
C	Serial Port Select 0 (SFSEL0) = 0	Serial Port Select 0 (SFSEL0) = 1
U	RMCK Frequency = 256*Fs	RMCK Frequency = 128*Fs
TX	Normal Phase Detector update rate	Higher phase Detector update rate
96 kHz	Emphasis Audio Math Off	Emphasis Audio Math On
NV/RERR	NVERR Selected	RERR Selected

ตารางที่ 2 การเซตค่าเลือกรูปแบบข้อมูลสัญญาณเสียงดิจิตอลแบบอนุกรม (Audio Serial Data) ที่เอาต์พุดในฮาร์ดแวร์ใหม่

Pin name	AUDIO/C	Format select
AUDIO,C	00	Left Justified 24 bit
	01	I ² S 24 bit
	10	Right Justified 24 bit
	11	Direct AES3

4.2.2 การออกแบบวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกโดยไอซี CS4340

จากรูปที่ 13 เป็นการออกแบบวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกโดยใช้ไอซี CS4340 รับสัญญาณดิจิทัลจาก CS8416 เข้ามา 4 สัญญาณด้วยกัน คือ SDOOUT, OSCLK, OLRCK และ RMCK มาเข้าที่ขา SDATA, SCLK, LRCK และ MCLK ของ CS4340 ตามลำดับ โดยมิขา FILT+ เป็นขาที่ใช้สร้างความถี่ในการล็อกสัญญาณของอินพุต และ VQ เป็นขาที่ใช้เป็นแรงดันอ้างอิงในการต่อฟิลเตอร์ โดยจะได้สัญญาณแอนะล็อกทั้งซ้ายและขวา ออกทางเอาต์พุตที่ขา AOUTL และ AOUTR ตามลำดับ และจะนำสัญญาณที่ได้นี้ไปผ่านวงจรกรองความถี่แถบผ่าน (Band Pass Filter) จากนั้นจึงจะไปเข้าไลน์สเตจ (Line Stage) ในที่นี้ออกแบบเป็น ออปแอมป์ TL071 มีอัตราขยายเท่ากับ 1 ต่อเป็นบัฟเฟอร์ให้กับวงจรเป็นส่วนสุดท้าย แต่ถ้ามองต้องการผ่านวงจรบัฟเฟอร์ก็เซตจัมเปอร์ไปที่ PASSIVE ในกรณีที่ต้องการใช้ไลน์สเตจภายนอก



รูปที่ 13 วงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกโดยไอซี CS4340[8]

ในส่วนของการเลือกรับสัญญาณดิจิทัลทางอินพุตสามารถทำได้โดยการเซตขา DIF0 และ DIF1 ซึ่งจะถูควบคุมโดยดิปสวิทช์ให้สามารถเลือกได้ว่าต้องการรับสัญญาณอินพุตในรูปแบบข้อมูลสัญญาณเสียงดิจิทัลแบบอนุกรม ได้ 4 แบบดัง ตารางที่ 3


4.2.3 การเซตบอร์ตวงจรมแปลงสัญญาณดิจิทัลเป็นแอนะล็อก CS4340 เพื่อต่อกับ บอร์ดดีเค็ดเตอร์ CS8416

ในการเลือก โหมดการรับสัญญาณ Audio Serial Data ให้ตรง บอร์ด CS8416 คือ Left Justified 24 bit และเลือกใช้ De-Emphasis ที่ความถี่ 44.1 kHz ดังนั้นต้องกำหนดให้ DIF0=0, DIF1=1 ตามที่กำหนดไว้ในตารางที่ 3 และ DEM0=1

ตารางที่ 3 การเซตโหมดการรับสัญญาณอินพุต

DIF1	DIF0	DESCRIPTION
0	0	I ² S up to 24 bit data
0	1	Left Justified up to 24 bit data
1	0	Right Justified to 24 bit data
1	1	Right Justified to 16 bit data

4.2.4 การออกแบบวงจรกรองแบบแถบความถี่ผ่านของ CS4340



รูปที่ 14 การออกแบบวงจรกรองแถบความถี่ผ่านของ CS4340


การออกแบบวงจรกรองของบอร์ดดิจิทัลเป็นแอนะล็อก CS4340 ออกแบบเป็นวงจรกรองแถบความถี่ผ่านแบบพาสซีฟ อย่างง่ายโดยมีความถี่ตัดด้านต่ำและความถี่ตัดด้านสูงเป็นไปตามสมการ f_{CL} และ f_{CH} ด้านล่าง โดย R_{in} ในรูปที่ 14 คือค่าความต้านทานด้านเข้าของวงจรต่อไป ซึ่งควรมีค่ามากพอที่จะไม่เป็นภาระของไอซี CS4340 โดย R_{in} ในที่นี้ก็คือค่าความต้านทานด้านเข้าของออปแอมป์

ความถี่ตัดด้านต่ำ


$$f_{CL} = \frac{1}{2\pi R_L C_L}$$

ความถี่ตัดด้านสูง

$$f_{CH} = \frac{1}{2\pi R_H C_H}$$




รูปที่ 15 การต่อสัญญาณ Audio Serial Data จากบอร์ด CS8416 ไปที่บอร์ด CS4340 และ วงจรกรองแถบความถี่ผ่าน



รูปที่ 16 การต่อแหล่งจ่ายไฟให้กับบอร์ด CS8416 และ CS4340

5. ทดสอบการใช้งาน

ทำการต่อไฟเลี้ยง VD=3.3V, VA =3.3 V, VL=3.3V-5V(3.3V หรือ 5V ขึ้นอยู่กับข้อกำหนดระดับลอจิกที่ใช้ในระบบ) เข้าที่บอร์ด CS8416 และ VA=3.3V, ±12V เข้าที่บอร์ด CS4340 จากนั้นต่อสาย Audio Serial Data จาก CON1 ของบอร์ด CS8416 ไปที่ CON2 ของบอร์ด CS4340 ดังรูปที่ 16



รูปที่ 17 บอร์ด CS8416 และ CS4340 กับระบบเสียงภายนอก


ทำการต่อสายดิจิทัล 75 Ω จากช่อง ดิจิตอลเอาต์พุตของ CD, DVD ไปที่ดิจิทัลอินพุตของบอร์ด CS8416 และต่อสัญญาณแอนาล็อกซ้ายขวาจากบอร์ด CS4340 ไปที่ ปริ๊อมป์หรือมิกซ์ภายนอก ด้วยสายนำสัญญาณแอนาล็อกดังรูปที่ 17

5.1 สภาพแวดล้อมในการทดสอบ

เมื่อต่อไฟเลี้ยงและสายสัญญาณทั้งดิจิทัลและแอนาล็อกเรียบร้อยแล้ว ทำการ เช็คดิฟสวิทช์โหมดการทำงานของบอร์ดทั้งสองให้ถูกต้อง เมื่อจ่ายไฟเข้าให้ดูที่ LED 3(Power CS8416) และ LED4 (Power CS4340) ติดแสดงว่า ไฟเลี้ยง VD, VA, VL ถูกต้อง เมื่อเปิดเครื่อง CD และมีสัญญาณ SPDIF มาที่บอร์ด CS8416 เมื่อบอร์ด CS8416 ได้รับสัญญาณ SPDIF (รูปที่ 18) มาไอซี CS8416 จะทำการ ล็อกสัญญาณด้วยวงจรเฟสล็อกภายในโดยถ้าสามารถล็อกสัญญาณได้จะทำให้ขา NV/RERR เป็น LOW ทำให้ LED1 (RERR) ติด


5.2 ผลการทดสอบและการวิจารณ์ผล

ในการทดลองจะรับสัญญาณอินพุตที่เป็นดิจิทัลจากเครื่องเล่น CD หรือ DVD ที่อยู่ในรูปแบบของสัญญาณ S/PDIF (75 Ω Coax) มาทำการถอดรหัสสัญญาณด้วยไอซี CS8416 ซึ่งออกแบบมาในการถอดรหัสสัญญาณเสียง เมื่อทำการถอดรหัสเสร็จแล้วจะส่งสัญญาณข้อมูลออกมา 3 ขา คือ SDOUT OSCLK OLCK และสร้างสัญญาณ Master Clock ที่ขา RMCK เพื่อเป็น Clock ป้อนเป็นอินพุตให้กับ DAC ในการทดลองจะใช้สัญญาณเสียง Sine Wave ความถี่ 1 KHz เพื่อจะสามารถสังเกตเห็นสัญญาณที่ออกมาได้ง่าย



รูปที่ 18 รูปสัญญาณ S/PDIF จากเครื่องเล่น CD


สัญญาณที่ได้จากรูปที่ 18 เป็นสัญญาณที่วัดจากเครื่องเล่น CD จากหัวต่อแกนร่วมสาย Coaxial ความถี่ที่ส่งออกมาได้จากสัญญาณ Sample(OLRCK) ซึ่งมีความกว้างของสัญญาณชั่วขณะด้านละ 16 บิตคูณกับความถี่ Sampling Rate ($32 \cdot F_s$)




รูปที่ 19 สัญญาณ OLRCK เปรียบเทียบกับสัญญาณ SDOUT ในรูปแบบ Left Justified ที่ได้จากไอซีถอดรหัส CS8416

ในส่วนของวงจรตีทุเอในรูปที่ 13 จะรับสัญญาณ SDOUT OSLCK OLRCK RMCK ที่ได้จากวงจรถอดรหัสโดยไอซี CS8416 มาเป็นสัญญาณอินพุตของวงจร CS4340 วงจรแปลงสัญญาณจะเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อกที่ขา AOUTL และ AOUTR เป็นสัญญาณในรูปที่ 20 ซึ่งจะสังเกตเห็นว่ายังมีความถี่ Sampling Rate มอดูเลตอยู่ในสัญญาณสังเกตเห็นได้บริเวณยอดคลื่น และเมื่อ

สัญญาณแอนะล็อกถูกส่งไปที่ภาค Analog Filter ภายนอกตามที่ได้ออกแบบไว้ ความถี่ Sampling Rate ที่มอดูเลตอยู่จะถูกจำกัดออกไปดังรูปที่ 21




รูปที่ 20 สัญญาณแอนะล็อกก่อนผ่านวงจรกรองที่ความถี่ 1 kHz ของ CS4340



รูปที่ 21 สัญญาณแอนะล็อกหลังผ่านวงจรกรอง ที่ความถี่ 1 kHz ของ CS4340

จากนั้นได้ทำการทดลองพล็อตค่าสเปกตรัมของเอาต์พุตที่ความถี่ 1 กิโลเฮิร์ตซ์ โดยดึงค่าที่ได้จากสโคปมาเข้าโปรแกรมเวฟสตาร์ เพื่อนำข้อมูล ไปวิเคราะห์รูปสเปกตรัมที่โปรแกรมแมทแล็บ ได้ผลลัพธ์ดังรูปที่ 22 โดยในรูปจะแบ่งเป็นสองส่วนซึ่งรูปด้านบนจะเป็นสเปกตรัมก่อนทำการผ่านวงจรกรองความถี่ต่ำผ่าน และรูปด้านล่างจะเป็น

สเปกตรัมหลังผ่านวงจรกรองความถี่ต่ำผ่านแล้ว ผลจากสเปกตรัมที่ได้ นั้น สามารถบอกได้ว่าก่อนผ่านวงจรกรองความถี่นั้นจะมีสัญญาณความถี่สูงเข้ามารบกวนอยู่ 1 ค่า ซึ่งมีความถี่ประมาณ 44.1 กิโลเฮิร์ตซ์ เข้ามารบกวนซึ่งเป็นความถี่ผสมปลิงนั่นเอง ทำให้เกิดความถี่ที่ไม่พึงประสงค์ออกมารบกวนระบบได้ แต่หลังจากผ่านวงจรกรองแล้วความถี่ที่รบกวนนั้นก็หายไป



รูปที่ 22 สเปกตรัมที่ความถี่ 1 กิโลเฮิร์ตซ์

6. บทสรุป

จากการทดลองใช้ชุดพัฒนา DALK สำหรับอุตสาหกรรมและการเรียนการสอนด้านดิจิทัลลอจิก ทำให้ได้เข้าใจระบบและวงจรในส่วนต่าง ๆ ซึ่งสามารถวัดรูปร่างสัญญาณที่สำคัญได้อย่างชัดเจนนั้น ทำให้การเรียนการสอนมีประสิทธิภาพมากยิ่งขึ้น นอกจากนี้ ยังสามารถนำไปตั้งเป็นโจทย์ให้ผู้เรียนรู้ออกแบบภาคจ่ายไฟหรือวงจรที่จะมาต่อเพิ่มเพื่อเพิ่มคุณภาพเสียง และยังสามารถออกแบบบอร์ดดิทูเอในอีกหลายรูปแบบเพื่อให้ผู้ศึกษานั้นศึกษาเพิ่มเติมได้อีกด้วย

เอกสารอ้างอิง

- [1] Sedra, Adel S., and Kenneth C. Smith. Microelectronic Circuits. Oxford University Press, Inc.1982
- [2] [online] Available at [online] Available at <https://www.ti.com/product/PCM56> / Accessed:25-May-2022
- [3] [online] Available at <https://www.ti.com/product/PCM1744?keyMatch=PCM1744&tisearch=search-everything&usecase=GPN> / Accessed :25-May-2022
- [4] [online] Available at https://th.mouser.com/datasheet/2/76/cs4340_f3-1160165.pdf / Accessed:30-May-2022
- [5] [online] Available at <https://www.cirrus.com/products/cs8416/> Accessed:30-May-2022
- [6] [online] Available at <https://statics.cirrus.com/pubs/appNote/an22.pdf> / Accessed :30-May-2022
- [7] วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์ 2550, มิ.ย. เข้าสู่ Digital Audio กับ SPDIF ตอนที่ 1, ฉบับที่ 303 หน้า 207-210
- [8] วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์ 2550, ก.ค. เข้าสู่ Digital Audio กับ SPDIF ตอนที่ 2, ฉบับที่ 304 หน้า 193-201



พัลลภ พันธุ์ปรีชารัตน์ จบการศึกษาวิศวกรรมศาสตรมหาบัณฑิต มหาวิทยาลัยเทคโนโลยีมหานคร ปัจจุบันเป็นเป็นอาจารย์ภาควิชาวิศวกรรมอิเล็กทรอนิกส์ สถาบันนวัตกรรมมหานคร(MII) คณะวิศวกรรมศาสตร์และเทคโนโลยี มหาวิทยาลัยเทคโนโลยีมหานคร ดำรงตำแหน่งผู้ช่วยศาสตราจารย์ สาขาวิศวกรรมไฟฟ้า หัวข้องานวิจัยที่สนใจ ECG and

bio-potential amplifier, micro-power Analogue IC Design, Audio Electronics and Digital Audio Electronic